PATENT ABSTRACTS OF JAPAN

(11) Publication number :

02-151073

(43) Date of publication of application: 11.06.1990

(51) Int. CI.

H01L 29/788 H01L 27/115 H01L 29/792

(21) Application number: 63-305002

(71) Applicant: TOSHIBA CORP

(22) Date of filing:


01. 12. 1988

(72) Inventor: WADA MASASHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To simplify the manufacturing process of a semiconductor device by forming a nonvolatile memory which has a floating gate and executes a program by injecting hot electrons, another nonvolatile memory which executes a program by injecting and discharging a tunnel current, and logic circuit having a logical function. CONSTITUTION: An EPROM cell 2 and E2PROM cell 3 are respectively provided with floating gates 2b and 3b through gate insulating films 2a and 3a. A nonvolatile memory which has the floating gates 2b and 3b and executes a program by injecting hot electrons produced in a substrate 10, another nonvolatile memory which executes a program by injecting and discharging electric charges by means of a tunnel current, and a logic circuit having a logical function are formed on the substrate 10. The gate insulating films 2a and 3a of both nonvolatile memories and the gate



insulating film 6a of a high breakdown strength transistor 6 are simultaneously formed to the same thickness. Therefore, the manufacturing process can be simplified and shortened.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

·

[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

IB 日本国特許庁(JP)

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−151073

®Int. Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)6月11日

H 01 L 29/788 27/115 29/792

7514-5F 8624-5F H 01 L 29/78 27/10

371

.—5 F 2

434

審査請求 有 請求項の数 2 (全7頁)

9発明の名称 半導体装置及びその製造方法

②特 顧 昭63-305002

②出 願 昭63(1988)12月1日

@発明者 和田

正志

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 佐藤 一雄 外3名

明 紅 書

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

1. 単一の半導体基板上に、浮遊ゲートを有し前記基板内で発生したホットエレクトロンを注入してプログラムを行う不揮発性メモリと、浮遊びかったです。 かいまれて では できる ロジック 回路とを形成するとともに、前記両不揮発性メモリのゲート 絶縁 がったい の両不便発性メモリのが一ト 絶縁 する回路としての高耐圧トランジスタのゲート 絶縁 なる回路としての高耐圧トランジスタのゲート 絶縁 を同時に形成した同一 腰厚の絶縁 腰で構成したことを特徴とする半導体装置。

2. 単一の半導体基板上に不揮発性メモリの ゲート絶縁膜となる厚肉の絶縁膜を積層するとと もに、この絶縁膜の上面に不揮発性メモリの浮遊

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、単一の半導体基板上に機能論理回路 や情報記憶回路等を複合形成した多機能形の半導 体装置及びその製造方法に係わり、特に情報記憶 回路として、不揮発性を有する浮遊ゲート型メモ リを使用し、不揮発性メモリ内蔵の1チップ型マ イコンとして、例えば「Cカード用の装置等の広 範な用途に用いて最適な半導体装置及びその製造 方法に関する。

(従来の技術)

市気的にプログラム可能で、不揮発性を有する メモリ(半導体装置)としては、第3図及び第4 図に示すEPROMやE²PROMが一般に知られている。

即ち、第3図に示すEPROMは、シリコン基板(半樽体基板)20上の厚い酸化膜で形成した各菜子分離膜21,21間に、ゲート絶縁膜(酸化胰)2aを介して浮遊ゲート2bを、更にこの上にゲート間絶縁膜(酸化験)2cを介して制御ゲート2dを夫々設けるとともに、前記シリコン基板20の上面の前記浮遊ゲート2bを挟む位置に該基板20と逆伝導型のドレイン2e及びソース2fを形成したEPROMセル2を設けたもの

領域3 f と浮遊ゲート3 b の間のゲート絶縁膜 3 a の一部に薄肉のトンネル絶縁膜3 a ′ を形成 した E ² P R P M セル 3 を設けたものである。

そして、情報の書き込みは、このゲート絶録膜 3aのトンネル絶録膜3a゚でのトンネル電流に よって行われる。この場合、浮遊ゲート3bへの 芯荷の注入及び放出は、共に高電圧パルスを制御 ゲート3eまたは不純物領域3fに印加すること によって行われるので、選気的な消去が可能にな されている。

一方、通常の論理デバイスとしては、第5図に 示すような構造が一般に採用されている。

即ち、例えば相補型MOS構成の場合には、半 母体搭板(P型シリコン落板)40上の各案子分 継帳41、41間の夫々の領域に、ゲート酸化膜 4aを介してゲート4bを備えるとともに、搭板 40に波基板40と逆伝導型のドレイン4c及び ソース4dを形成したNチャンネルトランジスタ 4と、この基板40と逆伝導型のウェル(nウェ ル)50上にゲート酸化膜5aを介してゲート である。

そして、情報の書き込みは、ソース21を接地 し、ドレイン2e及び制御ゲート2dに高電圧を 印加して、ドレイン2eの近傍で発生したホット キャリアを浮遊ゲート2bに注入することによっ て行われ、情報の消去は、パッケージに設けられ た石英窓(図示せず)を通して紫外線を照射して、 浮遊ゲート2bに蓄積した電子を放出することに よって行われるようなされている。

5 b を備えるとともに、このウェル5 O と逆伝導型のドレイン5 c 及びソース5 d を形成した P チャンネルトランジスタ 5 とが配置され、これらを組合わせて配線することにより、所望の機能を有する論理デバイスが実現されている。

前記各デバイスは、従来、一般に各々別々に製造され、個々の目的を有するメモリしSIまたは 論理LSIとして供給され、所望の組合わせによ り使用されていた。

(発明が解決しようとする課題)

ところで、近年これらのデバイスを単一の半導体基板上に形成し、メモリとロジックとを混載した1チップ化しSIの開発が進められている。特に、ICカードへの応用等の面から不揮発性のメモリを混載したデバイスが必要となっている。

ここに、不揮発性メモリとしては、一般に前記 EPROMやE²PROM等の浮遊ゲート型の構 造を持つものが一般的であるが、そのいずれもが、 通常プログラム動作時に高電圧が印加され、しか もEPROMやE²PROMとでは、使用してい る電圧が異なっているため、ゲート絶縁膜の膜厚の設定値も異なっている。更に、ロジックデバイスでは、このような高電圧を印加する必要がないため、素子の特性を最大限に生かせるように、不揮発性メモリに比べると比較的薄いゲート絶縁膜が一般に使用されている。

従って、これらのデバイスを単一の基板上に形成しようとする場合、各々のデバイスに必要とされる腹厚のゲート絶縁膜を形成する必要があり、非常に繁雑な製造工程となって、十分な歩留まりを確保することができないばかりでなく、安定した特性のデバイスを製造することが一般にかなり困難であるといった問題点があった。

本発明は上記に鑑み、EPROMや E²PROM等の不揮発性のメモリと、ロジック デバイスを単一の半導体基板上に形成するにあた り、使用するゲート絶縁膜の腰厚をできるだけ統 一することによって、製造プロセルを簡単にし、 もって製造工程の短縮化を図るとともに、製品特 性のばらつきの低減を図り、更に製造りの

(作 用)

上記のように構成した本発明によれば、浮遊ゲートを寄し前記基板内で発生したホットエレクトロンを注入してプログラムを行う不確発性メモリと、浮遊ゲートを行しトンネル電流による電荷の注入及び放出を行ってプログラムを行う不揮発性メモリと、所盟の論理機能を行するロジック回路とは、単一の半導体基板上に形成され、メモリと

向上を図ったものを提供することを目的とする。 〔発明の構成〕

(課題を解決するための手段)

上記目的を達成するため、本発明にかかる半導体装置は、単一の半導体基板上に、浮遊ゲートを行し前記基板内で発生したホットエレクトロンを注入してプログラムを行う不揮発性メモリとと、浮遊ゲートを有しトンネル電流による電荷を性メモリが放出を行ってプログラムを行う不揮発性メモリのない。所望の論理機能を打するロジック回路としての高耐圧トランジスタのでは、能経験を同時に形成した同一機厚の絶縁機で構成したものである。

また、上記半導体装置の製造方法は、単一の半 導体基板上に不振発性メモリのゲート絶数膜とな る原内の絶縁膜を積層するとともに、この絶縁膜 の上面に不採発性メモリの浮遊ゲート形成用の第 1 の導電膜を積層し、ロジック回路形成領域に位

ロジックとを混載した1チップ化LSIが実現できるとともに、前記両不揮発性メモリのゲート絶録 膜及びこれらの両不揮発性メモリに高電圧を供給する回路としての高耐圧トランジスタのゲート 絶縁腺は、同時に形成した間一勝厚の絶縁膜で構成されているので、胰厚をできるだけ均一にして 製造プロセスの簡略化を図ることができる。

(北海網)

以下、本発明の実施例を図面を参照して説明する。

第1図は、本発明に係る半導体装置の一実施例を示すもので、単一の半導体基板としてのP型シリコン基板10の各素子分離膜11.11間の所定位置には、これと逆伝導型のnウェル12が形成されているとともに、この各案子分離膜11. 11間には、EPROMセル2.E²PROMセル3,ロジックNチャンネルトランジスタ4,ロジックNチャンネルトランジスタ5及び上記EPROMセル2.E² PROMセル3に高電圧を供給する同路としての高耐圧トランジスタ6が 夫々形成されている。

このEPROMセル2は、前記第3図に示すものとほぼ同様な構成で、ゲート絶隷膜(酸化膜) 2aを介して浮遊ゲート2bが、災にこの上にゲート間絶緑膜(酸化膜)2cを介して制御ゲート 2dが夫々設けられているとともに、この浮遊ゲート2bを挟む位置に該基板10と逆伝導型のドレイン2e及びソース2(が形成されて構成されている。

また、E² PROMセル3は、前記第4図に示すものとほぼ同様な構成で、ゲート絶縁膜(酸化膜)3aを介して浮遊ゲート3b及びトランジスクゲート3cとが並列的に、更にこの浮遊ゲート3b上にゲート間絶縁膜(酸化膜)3dを介して3b上にゲート間絶縁膜(酸化膜)3dを介して制御ゲート3eが失々設けられ、この基板10の上面に該基板10と逆伝導型の不範物領域3fとがよって選択用トランジスク3iとメモリトランジスク3jとが並列的に構成され、更に前記不範物領域3fと浮遊ゲート3bの間のゲート絶

高地圧を印加する必要上、比較的厚い絶縁膜である必要があるが、これらの絶縁膜は同時に形成した同一膜厚の絶縁膜で構成されている。

また、EPROMセル2のゲート間絶縁膜2c、 E²PROMセル3のゲート間絶縁膜3dはシリコン基板10上に熱酸化によって形成した場合に 比べて、多結品シリコンよりなる2b.3b上ではより呼く形成される事と、Nチャンネルトラン ジスタ4のゲート絶縁膜4a及びPチャンネルト ランジスタ5のゲート絶縁膜5aは、それ程厚い 膜厚の絶縁膜である必要はない事から、これらの 絶縁膜は同時に形成した絶縁膜で構成されている。

このように、絶縁腰の腰厚をできるだけ統一することによって、製造プロセルを簡略にして、製造工程の短縮化を図るようなされている。

第2図は、前記不挑発性メモリとロジック回路 を混載した半導体装置の一製造例を示すもので、 光ず、間一の半導体基板としてのP型シリコン基 板10上のロジック部におけるPチャンネルトラ ンジスタ5の形成領域に、按基板10と逆伝導型 軽膜3aの一部には、薄肉のトンネル絶縁膜部 3a′が形成されて構成されている。

更に、ロジックNチャンネルトランジスタ4及びロジックPチャンネルトランジスタ5は、前記第5図に示すものとほぼ同様な構成で、ゲート酸化膜4aを介してゲート4bを備えるとともに、 基板10に該基板10と逆伝導型のドレイン4c 及びソース4dを形成してNチャンネルトランジスタ4が、この4が、この基板10と逆伝導型の n ウェル12上にゲート酸化膜5aを介してゲート5bを備えるとともに、このnウェル12と逆伝導型のソース5c及びドレイン5dを形成してPチャンネルトランジスタ5が失々構成されている。

また、高耐圧トランジスク6は、ゲート酸化酸 6 aを介してゲート6 b を備えるとともに、拡収 1 0 にソース6 c 及びドレイン6 d を形成することによって構成されている。

そして、上記EPROMセル2のゲート絶縁膜 2a、E²PROMセル3のゲート絶縁膜3a及 び高耐圧トランジスタ6のゲート絶縁膜6aは、

のウェル、即ち n ウェル12を、例えばリンのイオン注人により形成し、しかる後に厚い酸化膜等によりなる業子分離膜11,11…を公知の方法により形成する。そして、E2PROM部のトンネル領域の不純物領域3fたるn一領域を、例えば上素のイオン注入により形成した後、高耐圧系のゲート絶線膜、即ちEPROMセル2のゲート絶線膜3a及び高耐圧トランジスタ6のゲート絶線膜5aを構成するものとして、例えば400人程度の膜厚の酸化膜13を形成する(河図(a))。

次に、E²PROM部のトンネル酸化膜3a′の形成領域3a′の酸化膜13を除去するため、フォトレジスト14を煙布し、このフォトレジスト14をペターニングした後、これをマスクとして酸化膜13のエッチングを行う(周図(b))。

そして、この状態で、例えば100A程度の酸化膜を成長させて、薄肉のトンネル酸化膜3a′を形成し、更にゲート形成用、即ちEPROMの浮遊ゲート2b、E²PRPMの浮遊ゲート3b

及び高耐圧トランジスタ7のゲート76となる第 1の多結晶シリコン15を全面に堆積させる(同図(c))。

しかる後に、ロジックトランジスタ部における第1の多結品シリコン15及び酸化膜13のみを験去し、Nチャンネルトランジスタ4のゲート絶線膜4a、Pチャンネルトランジスタ5のゲート絶線膜5a、EPROMセル2のゲート間絶線膜3dとなる酸化酸16を例えば250人の膜厚で同時に形成する。更に、この上面にNチャンネルトランジスタ5のゲート4b、Pチャンネルトランジスタ5のゲート5b、EPROMセル2の制御ゲート2d及びE2PROMセル3の制御ゲート3eとなる第2の多結品シリコン17を全面に堆積させる(同図(d))。

そして、ロジックトランジスク部のNチャンネルトランジスタ4のゲート4 b と、Pチャンネルトランジスタ5のゲート5 b をパターニングする。この際、必要であれば、同図に示すようにロジッ

[発明の効果]

本発明は上記のような構成であるので、浮遊ゲートを行し前記は板内で発生したホットエレクトロンを注入してプログラムを行う不揮発性メモリと、浮遊ゲートを有しトンネル電流による電荷の注入及び放出を行ってプログラムを行う不揮発性メモリと、所望の論理機能を有するロジック回路とは、単一の半導体基板上に形成され、メモリとロジックとを混載した1チップ化LSIが実現できる。

しかも、EPROMやE²PROM等の不補免性メモリを混戦したロジックデバイスを製造するに際し、高耐圧を必要とするゲート絶縁膜を同時に形成し、膜厚が薄くても良いロジックトランジスタのゲート絶縁膜は別に同時に形成することができ、これによって製造工程の簡略化を図るとともに、デバイスの特性のばらつきを減少させることができる。

更に、工程が減少するため、製造歩留まりの向 上を図ることができるといった効果がある。 ク部のトランジスタ構造は、いわゆるLDD構造 として良い。そして、EPROMセル2のゲート 2b、2d、E²PROMセル3のゲート3b、 3e及び高耐圧トランジスタ6のゲート6bを多 結品シリコン15、17を自己整合的にエッチン グして形成し、更に各々のトランジスタのソース 及びドレインとなる n ⁺ 及び p ⁺ 領域を、各々例 えばヒ菜及びボロンのイオン注入により形成する (同図(e))。

そして図示しないが最後に、保護膜を堆積し、 コンタクト穴の閉口及び配線を施して半導体装置 を完成させるのである。

この実施例では、ゲート絶縁膜の形成工程は、第1の厚い、例えば400A程度の酸化膜13の形成、100A程度のトンネル酸化膜3a′の形成、ロジック部の250A程度の酸化膜16の形成のみで、EPROMセル2、E²PROMセル3及びロジック回路を同一基板10上に形成して半導体装置を構成したので、製造工程の簡略化を図ることができる。

4. 図面の簡単な説明

第1図は本願免明に係る半導体装置の保護機能 植前の状態の一実施例を示す断面図、第2図は本 簡発明に係る半導体装置の製造方法の一実施例を 工程順に示す断面図、第3図は従来のEPROM の保護機堆経前の状態を示す断面図、第4図は同 じくE²PROMの保護機堆経前の状態を示す断 面図、第5図は同じく論理デバイスの保護機堆検 前の状態を示す断面図である。

2… EPROMセル、2 a… 同ゲート総録膜、2 b… 同浮遊ゲート、2 c… 同ゲート間絶録膜、2 d… 同制御ゲート、3 … E 2 PROMセル、3 a… 同ゲート絶録膜、3 b… 同浮遊ゲート、3 d… 同ゲート間絶録膜、3 e… 同制御ゲート、4 … N チャンネルトランジスタ、4 a… 同ゲート 絶録膜、4 b … 同ゲート、5 … P チャンネルトランジスタ、5 a … 同ゲート 絶縁膜、5 b … 同ゲート、6 … 高耐圧トランジスタ、6 a … 同ゲート に 6 … 高耐圧トランジスタ、6 a … 同ゲート に 10 … 半導体基板(P型シリコン基板)、11 … 素子分離膜、12 … n ウ

ェル、13, 16…酸化胰、15, 17…多精晶 シリゴン。

出頭人代理人 佐 崖 一 雄

